DEC J-11 - DEC J-11
J-11 je mikroprocesor čipová sada, která implementuje PDP-11 architektury sad instrukcí (ISA) společně vyvinutý Digital Equipment Corporation a Harris Semiconductor . Jednalo se o špičkovou čipovou sadu určenou k integraci výkonu a funkcí PDP-11/70 na několik čipů. Byl použit v PDP-11/73 , PDP-11/83 a Professional 380 .
Skládal se z čipu datové cesty a kontrolního čipu v keramických bezolovnatých pouzdrech namontovaných na jednom keramickém hybridním DIP balíčku. Řídicí čip obsahoval kontrolní řadič a mikrokód ROM. Lze použít volitelný samostatný čip akcelerátoru s plovoucí desetinnou čárkou (FPA) a byl zabalen do standardního DIP. Čip datové cesty a kontrolní čip byly vyrobeny Harrisem v procesu CMOS, zatímco FPA byl vyroben společností Digital v jejich procesu „ ZMOS “ NMOS.
Návrh měl původně podporovat více řídicích čipů, aby bylo možné implementovat další instrukce, jako je sada komerčních instrukcí (CIS), ale žádné takové řídicí čipy nebyly nikdy nabízeny.
Klon J-11 byl vyroben v Sovětském svazu pod označením KN1831VM1 ( rusky : КН1831ВМ1 ).
Horní strana mikroprocesorového hybridu J-11. Řídicí čip DC335 vlevo, čip datové cesty DC334 vpravo. Americký desetník pro měřítko.
Spodní strana hybridního mikroprocesoru J-11 zobrazující nevyužité montážní polohy pro dva další řídicí čipy.
J-11 na základní desce DEC Professional 380.
KN1831VM1: sovětský klon J-11.
Záběr kontrolního čipu DC335.
Záběr čipu datové cesty DC334.
Záběr FPA čipu DC321.
